Intel mở rộng EMIB và Foveros: roadmap hướng tới SiP lớn hơn và EMIB nâng cấp

Tóm tắt nhanh

• Intel từ 2017 đến nay đã biến EMIB và Foveros thành lõi của nhiều CPU client và data center, và công ty công bố lộ trình đa-chiplet chi tiết từ 2020.
• Sau sự cố với tiến trình 10nm, Intel coi chiến lược multi-chiplet (EMIB và Foveros) là cách bền vững, tiết kiệm chi phí để nâng hiệu năng và thêm tính năng.
• EMIB và Foveros ngày càng bổ sung cho nhau thay vì là hai công nghệ tách biệt, trở thành thành phần chính của sản phẩm tương lai.
• Mục tiêu cuối cùng của Intel là xây dựng system-in-packages (SiP) cỡ 12 reticle dùng cả EMIB và Foveros Direct 3D, nhưng hiện chưa đạt được.
• EMIB khởi nguồn năm 2017 và đã tiến từ giải pháp đơn giản sang công nghệ đóng gói phức tạp cho bộ xử lý data center và bộ tăng tốc AI lớn.
• Ý tưởng cơ bản của EMIB là nhúng cầu silicon nhỏ vào nền tảng hữu cơ nơi cần kết nối die mật độ cao thay vì dùng interposer silicon lớn.
• EMIB giúp giảm dùng silicon, cho phép phần còn lại của gói dùng dây dẫn substrate thông thường và bump pitch lỏng hơn.
• FLI bump pitch của EMIB giảm từ 55 µm xuống 45 µm; roadmap Intel chỉ ra sẽ tiếp tục giảm về ~36 µm và cuối cùng 25 µm để tăng mật độ kết nối ven bờ chiplet.
• Intel đang thêm chức năng vào cầu: EMIB-M tích hợp tụ MIM để cải thiện phân phối điện và giảm biến động điện áp, trong khi EMIB-T bổ sung TSV cho phép dẫn điện theo chiều dọc qua cầu.

Tóm tắt tự động bằng AI từ bài gốc, có thể có sai sót. Hãy kiểm chứng ở bài gốc.