Nagare Labs giới thiệu Z2RAM với tốc độ gần SRAM và mật độ như DRAM cho chip AI

Tóm tắt nhanh

• Nagare Labs, một spinout từ Georgia Tech được Pat Gelsinger hậu thuẫn, nói Z2RAM có thể mang bộ nhớ tốc độ SRAM, mật độ DRAM và đặt trực tiếp lên chip AI.
• Theo công ty, bản Gen 1 có thể đạt mật độ gấp 5 lần SRAM với 6 lớp chồng, tốc độ gấp 14 lần DRAM và tiêu thụ điện khi đọc ít hơn SRAM 3 lần.
• Z2RAM được mô tả là cell hai transistor và một shield, không cần capacitor; transistor đọc có thể cảm nhận dữ liệu mà không làm mất nội dung, nên việc đọc là không phá hủy.
• Nagare cho biết công nghệ này được tạo bằng cách đắp các lớp lên trên accelerator và pattern cùng trên một die, không cần interposer hay các liên kết giữa những lớp bộ nhớ.
• Công ty nói quy trình dùng công cụ 300 mm chuẩn với DUV, không cần EUV, và lộ trình hiện hướng tới hơn 100 lớp cùng “hàng trăm nghìn” kết nối theo chiều dọc.
• Bài báo cho biết một giới hạn lớn của memory xếp chồng là nhiệt: DRAM phải ở mức 95°C trở xuống, khiến logic bên dưới bị giới hạn công suất tỏa nhiệt.
• Một mô phỏng năm 2025 được trích dẫn cho thấy với HBM trên die logic, giới hạn tỏa nhiệt của logic là 220 W/cm², hoặc 300 W/cm² nếu có thermal vias tốt hơn.
• Các nghiên cứu của hai nhà sáng lập cho thấy khả năng lưu dữ liệu đã cải thiện mạnh: cell năm 2020 chỉ giữ được 1 giây ở 25°C và 300 mili giây ở 85°C, còn bản 2025 vượt 1.000 giây ở 25°C.
• Trong thử nghiệm mới nhất, cell three-transistor “folded asymmetric boosted” giữ dữ liệu hơn 300 giây ở 85°C, nhưng bài viết nói vẫn chưa vượt được ngưỡng khoảng 95°C mà Nagare đặt cho DRAM.

Tóm tắt tự động bằng AI từ bài gốc, có thể có sai sót. Hãy kiểm chứng ở bài gốc.