SK hynix phát triển nhân nhỏ H-TPU để giảm tải CPU Arm trên bộ điều khiển SSD

Tóm tắt nhanh

• SK hynix giới thiệu H-TPU, một nhân nội bộ nhỏ chuyên xử lý các tác vụ lặp lại trên SSD nhằm giảm phụ thuộc vào CPU Arm tiêu thụ nhiều năng lượng.
• H-TPU có pipeline 4 giai đoạn, thực thi theo thứ tự (in-order) và không phải tensor/AI accelerator; nó xử lý lệnh đọc/ghi, quản lý metadata và điều khiển bộ đệm.
• Công ty đặt các H-TPU theo cụm, với hơn 100 H-TPU tổng cộng, mỗi H-TPU đảm nhận các chức năng chuyên biệt; chưa rõ số nhân trong mỗi cụm.
• SK hynix cho biết nhân nhỏ tiêu thụ khoảng 2.5% điện năng và chiếm khoảng 4% diện tích so với một nhân CPU đa dụng (nguồn báo cáo của công ty).
• CPU chính vẫn giữ nhiệm vụ phục hồi lỗi, xử lý ngoại lệ và quản lý chính sách lưu trữ; H-TPU chỉ dùng để offload chứ không thay thế CPU.
• Thiết kế cho phép đặt các H-TPU ở chế độ nhàn rỗi khi I/O không cần, đưa về mức tiêu thụ điện tối thiểu.
• SK hynix sẽ áp dụng H-TPU trên danh mục sản phẩm NAND, bao gồm bộ điều khiển SSD doanh nghiệp thế hệ tiếp theo, theo TheElec.
• Koo In-jae tại ISOCC 2026 nêu rằng băng thông PCIe tăng gấp đôi mỗi thế hệ dẫn tới yêu cầu tăng số nhân trên controller; H-TPU là giải pháp giảm tải khác biệt so với tăng core truyền thống.
• Bài nói và bằng sáng chế SK hynix mô tả kiến trúc tách plane điều khiển do CPU quản lý và plane I/O do nhiều bộ xử lý nhỏ đảm nhiệm, chia theo bốn nhóm công việc tuần tự.
• So sánh với đối thủ: Marvell và Phison cũng tăng số core trên controller; Phison dùng CoXProcessor với Cortex-R5 và micro core, trong khi H-TPU mở rộng tiếp cận này ở quy mô lớn hơn.

Tóm tắt tự động bằng AI từ bài gốc, có thể có sai sót. Hãy kiểm chứng ở bài gốc.