Tình hình AI agent trong phần mềm thiết kế chip năm 2026: Cadence, Synopsys và Siemens dẫn đầu

Tóm tắt nhanh

• Cadence, Synopsys và Siemens EDA là ba công ty chi phối phần mềm thiết kế chip, cung cấp quy trình từ đặc tả đến layout có thể sản xuất.
• Năm 2026, cả ba nhà cung cấp đều nâng cấp agent EDA với mô hình reasoning; Cadence gọi ChipStack đạt 'Level 5' giới hạn và phần lớn ở 'advanced Level 4'.
• Cadence tuyên bố bản demo tại Computex ngày 1/6 là 'bounded Level 5 in one domain' theo Rob Knoth của Cadence.
• Synopsys cho biết workflow spec-to-RTL trình diễn ngày 11/3 đạt 'L4' và sau đó tuyên bố agent tầm xa có khả năng L5.
• Siemens ra mắt agent Fuse EDA AI vào 16/3, bổ sung vòng lặp 'self-verifying' được công bố ngày 26/7.
• Empyrean (ngoài ba công ty lớn) nói với South China Morning Post rằng agent của họ rút thời gian làm layout từ bốn tuần xuống một (theo lời chủ tịch Liu Weiping, 9/9).
• Các số liệu về tốc độ và cải tiến đều là con số do nhà cung cấp hoặc khách hàng cung cấp, thường là 'up to' hoặc 'early evaluation' và đo trên các baseline khác nhau.
• Chỉ duy nhất AMD được Synopsys nêu tên làm tổ chức đánh giá hồi tháng 7, nhưng AMD chỉ đưa ra lời ủng hộ chứ không có phân tích công bố.
• Các agent hoạt động trong vòng lặp với các engine EDA đã kiểm chứng (Xcelium, Jasper, Questa, Calibre, Fusion Compiler) để đánh giá và xác minh kết quả trung gian.
• Phần lớn lợi ích được báo cáo xuất hiện ở front-end: từ spec tới RTL và verification, nơi LLM dễ xử lý vì RTL, testbenches và assertions là mã.

Tóm tắt tự động bằng AI từ bài gốc, có thể có sai sót. Hãy kiểm chứng ở bài gốc.