Trung Quốc chế tạo chip tiên tiến bằng DUV nhiều lần phơi sáng, nhưng chi phí và lỗi tăng nhanh

Tóm tắt nhanh

• Export controls ngăn ASML bán máy EUV tiên tiến vào Trung Quốc, buộc ngành chip nước này dựa vào máy DUV kém khả năng hơn.
• Các nhà sản xuất Trung Quốc dùng nhiều lần phơi sáng (multiple patterning) trên lớp quan trọng để bù thiếu EUV, cho phép sản xuất silicon có hiệu năng cao.
• Việc áp nhiều mẫu in làm tăng cơ hội phát sinh lỗi, kéo dài thời gian sản xuất và làm hóa đơn sản xuất cao hơn.
• Chris Mack (Fractilia) nói rằng ba lần phơi sáng trên công cụ 193 immersion có chi phí tương đương một lần trên EUV, nhưng từ bốn lần trở lên EUV kinh tế hơn.
• Nhiều phơi sáng cũng gây tích lũy sai lệch overlay và biến động quy trình, làm giảm chất lượng sản phẩm so với EUV.
• Để bù trừ, các nhà thiết kế chip phải để khoảng cách lớn hơn giữa các tính năng, khiến diện tích die tăng và giảm số die trên mỗi wafer.
• Die lớn hơn làm giảm số chip thu được trên wafer, trong khi wafer có giá hàng chục nghìn đôla, ảnh hưởng mạnh tới chi phí bình quân mỗi chip.
• Các phân tích teardown như của Huawei Mate 60 Pro cho thấy SMIC sản xuất Kirin 9000S bằng quy trình 7nm-class thế hệ hai không dùng EUV.
• Phân tích Kirin 9030 cho thấy SMIC đã ép quy trình DUV tiến gần mật độ tương đương 5nm, nhưng vẫn thua TSMC và Samsung về quy trình hàng đầu.
• Một số bằng chứng về khoảng cách hiệu quả (efficiency gap) giữa DUV và EUV đã xuất hiện trong mảng bộ nhớ, cho thấy hạn chế thực tế của phương pháp multiple patterning.

Tóm tắt tự động bằng AI từ bài gốc, có thể có sai sót. Hãy kiểm chứng ở bài gốc.